PCB的设计是一款产品能否成功的关键，从选材到布线，无一不透露这精细。在这里，就让柔性电路板厂为你推荐十五项PCB设计技巧供大家参考下，觉得有用的话要及时收藏哦~

1、如何选择PCB板材?

　　选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点，设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。

　　例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

2、如何避免高频干扰?

　　要想避免高频干扰就要尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)，可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces，在模拟信号旁边还要注意数字地对模拟地的噪声干扰。

3、在高速设计中，如何解决信号的完整性问题?

　　信号完整性基本上是阻抗匹配的问题，而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。

　　解决的方式是靠端接(termination)与调整走线的拓朴。

4、差分布线方式是如何实现的?

　　差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。

　　平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。

5、对于只有一个输出端的时钟信号线，如何实现差分布线?

　　要用差分布线一定是信号源和接收端也都是差分信号才有意义，所以对只有一个输出端的时钟信号是无法使用差分布线的。

6、接收端差分线对之间可否加一匹配电阻?

　　接收端差分线对间的匹配电阻通常会增加，其值应等于差分阻抗的值，这样信号品质会好些。

7、为何差分对的布线要靠近且平行?

　　对差分对的布线方式应该要适当的靠近且平行，所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数，需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。

  在这里小编先介绍下前面的七项PCB设计技巧，明天小编再介绍后面八项，不要错过哦~